세계적인 반도체 장비 기업들이 20나노 이하 D램이나 CPU를 제작할 수 있는 신 개념의 반도체 장비를 속속 출시했다.

현재 제조 기술로는 20나노급 낸드플래시메모리, 30나노급 D램이 한계로 여겨져 왔다. 삼성전자와 하이닉스는 이 같은 장비를 가장 먼저 테스트하고 있는 만큼 이르면 내년 하반기 경에는 20나노급 D램 제품 양산도 가능할 것으로 전망된다.

세계 최대 반도체 장비업체인 어플라이드머티어리얼즈는 20나노 이하까지도 반도체를 제작할 수 있는 증착장비 `이터나(Eterna) FCVD(Flowable Chemical Vapor Deposition)`를 출시했다고 25일 밝혔다.

`이터나 FCVD`는 증착물질의 유동성을 이용하여 현재 반도체 미세공정의 한계인 20나노 이하까지도 간극채움(Gap Fill)을 가능하게 하는 최초의 증착장비이다. 20나노 이하의 반도체 공정에서는 회로와 회로 사이의 절연 기능을 수행하는 간극채움(Gap Fill)의 골이 너무 좁아 현재의 증착기술로는 제대로 간극을 채우지 못했었다. 간극이 균일하게 채워지지 않을 경우 회로가 손상을 입거나 단락이 발생하는 등 반도체의 성능을 제대로 구현하지 못한다. 이 장비는 절연 물질을 바꾸고 물질간의 표면 장력을 이용해 20나노 이하의 간극에서도 절연물질을 골고루 채울 수 있게 했다. AMK 측은 “현재 `이터나(Eterna) FCVD`는 연구개발 및 양산적용을 위해 한국을 포함, 6곳의 기업에서 D램, 낸드플래시, 비메모리용 로직칩 제조공정에서 테스트 중”이라며 “내년쯤 제조공정에 적용될 것으로 전망한다”고 밝혔다.

노벨러스시스템도 32나노 이하 전공정과 더블패터닝 공정에서 절연막 증착을 균일하게 할 수 있는 균일막 증착 기술(Conformal Film Deposition: CFDTM)을 개발 했다고 25일 밝혔다. 이 기술은 게이트 배열, 간극막, 고 유전 금속 게이트(High-K Metal Gate: HKMG) 배열과 더블 패터닝에 사용된 과 같은 32nm이하 전 공정(FEOL)에 적용된다.

노벨러스 측은 “이 기술로 구현된 CFD산화막은 기존의 열을 통해 형성하는 열 산화막이나 원자층 증착에 필적할만한 품질을 제공한다”며 “50°C 이하의 기판 온도에서 증착이 가능하고 기존 더블 패터닝 구조에 사용되는 최첨단 감광액과 호환 가능한 것이 특짹이라고 밝혔다. 노벨러스는 이 기술을 적용한 증착장비를 최근 출시했다. 이에 앞서 삼성전자 · 하이닉스는 20나노 이하의 회로를 새길 수 있는 연구용 극자외선(EUV) 노광장비를 세계 반도체 기업 가운데 최초로 발주해 내년 입고를 앞두고 있다. 대당 1000억원을 호가하는 EUV 노광장비는 현재 반도체 미세공정의 한계인 20나노급을 극복할 수 있는 유력한 설비다. 업계 한 관계자는 “20나노급 D램을 생산하기 위해서는 EUV리소그라피 뿐만 아니라 CVD 등에서도 새로운 개념이 필요하다”며 “새로운 미세 공정 대응 장비들이 속속 출시되고 있는 만큼 내년 말쯤이면 20나노급 D램 양산도 이루어질 수 있을 것”이라고 말했다.

유형준기자 hjyoo@etnews.co.kr